芯片封裝早已不再僅限于傳統意義上(shàng)為(wèi)獨立芯片提供保護和I/O擴展接口，如(rú)今有越來(lái)越多的封裝技術能(néng)夠實現(xiàn)多種不同芯片之間(jiān)的互聯。先進封裝工藝能(néng)提高器(qì)件密度并由此減小空間(jiān)占用，這(zhè)一(yī)點對于手機和自動駕駛汽車等電子(zǐ)設備的功能(néng)疊加來(lái)說(shuō)至關(guān)重要。芯片封裝行業的發展使國際電氣電子(zǐ)工程師協會電子(zǐ)元件封裝和生(shēng)産技術學會(IEEE-CPMT)意識到必須要拓展自身(shēn)的技術範疇，并于2017年正式更名為(wèi)國際電氣電子(zǐ)工程師協會電子(zǐ)封裝學會(IEEE- EPS)。
有一(yī)種先進封裝技術被稱為(wèi)“晶圓級封裝”(WLP)，即直接在晶圓上(shàng)完成集成電路(lù)的封裝程序。通過該工藝進行封裝，可以制成與原裸片大小近乎相同的晶圓。早在2000年代末，英飛淩開發的嵌入式晶圓級球栅陣列(eWLB)就(jiù)是一(yī)種晶圓級封裝技術。目前有許多封測代工廠(OSAT)都在使用eWLB的變種工藝。具體(tǐ)來(lái)說(shuō)，eWLB封裝是指将檢驗合格的晶片正面朝下(xià)，放(fàng)置在載體(tǐ)晶圓上(shàng)并将兩者作(zuò)為(wèi)整體(tǐ)嵌入環氧樹脂模具。在模鑄重構晶片結構之後進行“扇出型”封裝，在暴露的晶圓表面進行重布線層工藝(RDLs)并植球，之後再将其切割成小塊即可獲得可供使用的芯片（圖1）。

 
圖1 eWLB封裝流程
圖2展示的是其他結合晶圓級封裝的綜合性先進封裝技術。
矽通孔技術(TSV)是指完全穿透矽基底的垂直互連。圖2展示的是基于矽中介層的矽通孔技術，即通過矽中介層實現(xiàn)高密度晶片與封裝層之間(jiān)的電氣連接。該技術起初作(zuò)為(wèi)打線接合的替代方法而備受推廣，能(néng)夠在減小互聯長度來(lái)優化(huà)電阻的同時(shí)，通過多個(gè)晶片堆疊實現(xiàn)3D集成。
 
圖2 器(qì)件封裝示意圖
作(zuò)為(wèi)導電互聯技術的應用，重布線層的作(zuò)用是重新(xīn)分(fēn)布連接至晶片焊盤I/O點位的電子(zǐ)線路(lù)，并且可以放(fàng)置在單個(gè)晶片的一(yī)側或兩側。随着對帶寬和I/O點位需求的提升，重布線層的線寬和間(jiān)距也(yě)需要不斷縮小。為(wèi)了(le)滿足這(zhè)些(xiē)要求，目前工藝上(shàng)已采用類似後段制程的銅鑲嵌技術來(lái)減小線寬，并通過銅柱代替傳統焊接凸點的方法來(lái)減小晶片間(jiān)連接的間(jiān)距。
先進封裝技術還在持續發展，以滿足不斷提升的器(qì)件密度和I/O連接性能(néng)要求。近幾年出現(xiàn)的銅混合鍵合技術就(jiù)是很好(hǎo)(hǎo)的例子(zǐ)，它的作(zuò)用是直接将一(yī)個(gè)表面的銅凸點和電介質連接至另一(yī)個(gè)主動表面的相應區域，由此規避對凸點間(jiān)距的限制。我們非常期待這(zhè)些(xiē)封裝技術上(shàng)的創新(xīn)能(néng)夠引領新(xīn)一(yī)代電子(zǐ)産品的穩步發展。